

Cognome e Nome	
Matricola	
Data	30 Novembre 2004

Prova Scritta di Complementi di Elettronica II


30 Novembre 2004

Sia $V_{DD}=2.0V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET	n-MOS a Svuotamento
V_{TO}	0.35 [V]	-0.35 [V]	-1.0[V]
β'	450 [$\mu A/V^2$]	200 [$\mu A/V^2$]	450 [$\mu A/V^2$]
C_{ox}	9 [fF/ μm^2]	9 [fF/ μm^2]	9 [fF/ μm^2]
C_{j0}	7 [fF/ μm^2]	7 [fF/ μm^2]	7 [fF/ μm^2]
L_{MIN}	0.25[μm]	0.25[μm]	0.25[μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.



- 1) (8 Punti). In base ai parametri tecnologici riportati in tabella si calcolino la resistenza equivalente R_{inv} e la capacità di ingresso C_{inv} per un invertitore a dimensionamento minimo. Si calcoli quindi il ritardo τ caratteristico della tecnologia ed il *parasitic effort* p_{inv} dell'invertitore, a tal scopo si assuma che la lunghezza delle estensioni di *source* e *drain* sia $L_{SD}=2L_{MIN}$.

- 2) (6 Punti). Detto S_{N3} il dimensionamento degli n MOSFET nel *Pull-Down* del NOR e supponendo che il dimensionamento nel *Pull-Down* dell'EXOR sia proporzionale ad S_{N3} , ovvero $S_{EXOR} = K_{ex}S_{N3}$, si determini K_{ex} affinché il *branching effort* al nodo X sia $b_x=2$.
- 3) (6 Punti). Assumendo in quanto segue il valore di K_{ex} individuato al punto precedente, si calcoli il *Path Effort* complessivo fra l'ingresso IN e l'uscita Out sapendo che $C_{OUT}=59fF$ e che il dimensionamento nel *Pull-Down* del NAND in ingresso é $S_{NAND3}=2$.
- 4) (6 Punti) Si ottimizzi il ritardo di segnale da IN ad Out determinandone il valore numerico. Si calcolino inoltre i dimensionamenti S_{N3} ed S_{P3} degli n MOSFET e p MOSFET del NOR.